

Req 1: 评估 E550 FPGA 资源余量以确认 EnDat3 IP 核集成可行性(3d)

As a designer,

我需要评估集成 EnDat3 IP 核后 FPGA 的资源余量，确认完整功能在现有平台上的实现可行性。

So that

1. 获取 E550 FPGA 当前工程的资源使用报告；
2. 集成 EnDat3 IP 核后重新编译，获取新的资源使用报告；
3. 对比集成前后的资源用量；
4. 判断资源是否满足完整功能实现，并识别最接近瓶颈的资源项；
5. 若资源不足，给出裁剪方案或替代方案。

Acceptance Criteria:

1. 输出FPGA 资源评估表，至少包含集成前后差异和剩余裕量；
2. 输出资源风险评估报告，明确是否存在逻辑、乘法器、PLL、IO 或时序风险；
3. 输出 EnDat3 IP 核集成可行性结论；

Note:

1. E550FPGA空间有限,需要EnDat3最小IP核,请Chief协调；
2. 基于最小系统重新评估；

Req 2: EnDat3 时钟输入与当前 FPGA 时钟配置的兼容性分析(5d)

As a designer,

我需要判断 E550 FPGA 的时钟资源配置是否可以兼容 EnDat3 使用。

So that

1. 明确 EnDat3 对输入时钟的要求；
2. 整理当前 FPGA 工程中外部输入时钟、PLL 输出时钟和相关时序约束；
3. 分析 EnDat3 时钟需求与现有时钟体系的差异；
4. 识别是否需要新增 PLL 输出、调整分频倍频关系或新增 CDC 处理；
5. 提出兼容 EnDat3 时钟输入的实现方案，并评估对现有模块的影响。

Acceptance Criteria:

1. 输出EnDat3 时钟需求与现有 PLL 资源兼容性分析报告；
2. 提出时钟实现方案；
3. 明确是否新增时钟域、是否新增时序约束、是否影响现有控制主链路。

Req 3: EnDat3 模块接口统一封装(8d)

As a designer,

我需要在不破坏已有编码器协议接口框架的情况下集成 EnDat3 模块，保证所有编码器输入输出接口统一。

So that

1. 梳理当前已有编码器输入输出接口，包括 FPGA 侧统一接口和 MCU 侧统一抽象层；
2. Review 现有接口是否满足 EnDat3 的命令、状态、位置、多圈、报警、故障和诊断需求；
3. 明确哪些字段可以复用，哪些字段需要扩展，哪些字段不应暴露到统一层；
4. 将 EnDat3 IP 核按照 Review 后的统一接口完成封装；
5. 保证现有编码器协议行为不回归。

Acceptance Criteria:

1. 输出编码器统一输入输出接口文档，包含信号定义、寄存器映射和状态字段说明；
2. 输出 EnDat3 封装设计说明，明确 FPGA 内部模块边界与 MCU 可见接口；
3. 明确兼容性原则：已有协议无接口破坏、已有行为无默认变化；
4. 形成接口变更清单，并说明对上位应用和参数表的影响范围。

Req 4: EnDat3 协议基本功能测试(7d)

As a designer,

我需要对集成后的 EnDat3 协议进行实际测试，确认链路已经打通且基本行为正确。

So that

1. 对 EnDat3 样机进行静态测试，确认上电、连接和基本通信正常；
2. 测试 EnDat3 收发时序，发送标准命令并使用示波器捕获响应波形；
3. 验证位置读取、多圈读取、状态读取、故障码读取等基础能力；
4. 验证 CRC、超时、无响应、异常命令等故障场景下的行为；
5. 验证上电初始化、重复请求、异常恢复和复位后的状态一致性。
6. 对拖测试

Acceptance Criteria:

7. 输出 EnDat3 协议基本功能测试报告；
8. 输出异常场景测试结果，如 CRC 错误、超时、无效指令和重启等；
9. 每个测试项需明确输入条件、预期结果、实际结果和结论。

Req 5: EnDat3 应用层接口与状态机实现(10d)

As a designer,

我需要在 MCU 端的应用层实现 EnDat3 接口和状态机。

So that

1. 在 MCU 端实现对 EnDat3 协议请求的统一管理；
2. 实现 EnDat3 故障码读取、解析和状态上报；
3. 实现 EnDat3 编码器状态读取、缓存和应用层查询接口；
4. 定义初始化、空闲、请求中、等待响应、成功、失败、重试和故障锁定等状态。

Acceptance Criteria:

1. 输出 MCU 端应用层接口和状态机设计文档；
2. 代码实现并通过单元测试；
3. 输出相关测试报告。

Req 6: 使用 EnDat 3 协议实现速度环控制(8d)

As a designer,

我需要基于 EnDat3 协议反馈实现速度环控制，验证 EnDat3 编码器反馈可用于现有速度控制链路。

So that

1. 明确 EnDat3 编码器反馈是否满足速度环对更新周期、反馈精度和实时性的要求；
2. 将 EnDat3 的位置或速度相关反馈接入现有速度环控制链路；
3. 验证在速度模式下 EnDat3 反馈能够支持启停、稳速和动态变化场景；

Acceptance Criteria:

1. 输出EnDat3 速度环功能测试报告，至少覆盖启停、稳速、加减速和方向切换场景；
2. 若存在性能不足，需明确问题来源是协议链路、反馈质量、参数设置还是控制架构限制。

Req 7: EnDat3 MTP 数据读写(7 d)

As a designer,

我需要在 EnDat3 应用层增加MTP数据读写接口。

So that

1. 基于已有协议的MTP数据接口增加EnDat3 MTP数据读写功能；
2. 设计MTP读写单元测试用例；
3. 验证MTP读写功能；

Acceptance Criteria:

1. 输出EnDat3 MTP数据读写接口文档；
2. 代码Review；
3. 输出相关测试报告。